A shifter biasanya dibina oleh cascading pelbagai flip - flops, dengan arah peralihan data yang dikawal oleh isyarat jam. Sebagai contoh, semasa peralihan yang betul, data beralih dari bit paling tidak signifikan kepada bit yang paling ketara, satu bit setiap kitaran jam. Peralihan kiri adalah sebaliknya, beralih data dari bit yang paling ketara ke bit paling tidak penting. Semasa proses peralihan, data baru dimuatkan sedikit demi sedikit melalui input, dan data lama output bit mengikut bit melalui output.
Sedikit - Shifter menggabungkan pelbagai flip - flops dalam siri untuk membentuk daftar peralihan. Sebagai contoh, empat kelebihan - dicetuskan D Flip - flops membentuk 4 - bit shift register litar logik. Data memasuki daftar melalui input siri D1. Output setiap flip - flop menjadi input data flip-flop ke kanan. Dengan mengandaikan daftar peralihan bermula pada 0000, data digital D3D2D1D0 (iaitu, 1101) secara berurutan beralih dari bit tertinggi D3 ke bit terendah D0. Selepas nadi jam pertama, Q0 akan sama dengan D3. Seterusnya, sejak D2 mengikuti D3, selepas pulse jam kedua, keadaan FF0 akan bergerak ke FF1, dan FF0 akan berubah ke keadaan baru, iaitu, q 1=d3, q 0=d2. Dan sebagainya, kita boleh mendapatkan urutan negara lengkap dari daftar peralihan kanan 4-bit.
